发信人: alien()
整理人: supraboyqd(2002-07-05 09:46:41), 站内信件
|
作者 jupitea (小咪乐) 看板 DreamCast
标题 [心得]SH4查证结果....
时间 Mon Dec 7 13:33:16 1998
───────────────────────────────────────
查证结果∶
HITACHI SH4 是一颗32-Bit RISC 微处理器。
一般暂存器∶32-bit
控制暂存器∶32-bit
系统暂存器∶32-bit
Data Bus:64-bit
指令集∶固定16-bit
FPU 暂存器∶32-bit
FPU提供两个3D绘图指令(单精度)
可做四维向量转换与矩阵运算
FPU有一个128-bit绘图引擎(用32-bit浮点资料做128-bit运算)
CPU部份:(32bits data bus)
1. 32Bits的Internal Bus
2. 16个32Bits的general register和8个shadow register(保护模式)
3. 7个32Bits的control暂存器和6个system register
4. 16Bits的固定长度指令size,五阶管线,可同时执行两个指令
5. 提供Delay Branch和一般Branch
FPU部份:(64bits data bus)
1. 提供single(32bits)和Double-precision(64Bits)两个type
2. 32个32Bits的FPU专用Register.....note1
3. only 32Bits的cpu-fpu communication regietr
4. 提供全硬体FMAC,FDIV,FSQRT指令...note2
5. 指令执行时间
FMAC,FADD,FSUB,FMUL
latency : 32bits need 3cycle,64bits need 8cycle
pitch : 1cycle 6cycle
6. 3D Instruction(32bits only)
a. vector conversion和matrix operation
latency:7 cycle. pitch:4 cycle
b. vector inner product
latency:4 cycle. pitch:1 cycle
7. 和CPU部一样采5阶管线
Cache部份 (64bits data bus)
1. 8k instruction cache (direct mapping)
2. 256 entry 32byte block length
3. 16k data cache (direct mapping)
4. 512 entry
5. 可拆成8k RAM + 8k Cache
6. write method可选copy-back或write-through)
7. store queue 32byte*2entry
note1:SH-4一次可作两个4*4矩阵的运算,所以须要32个32bits的暂存器
来记录.由於SH-4的Opcode定义上CPU一次只能存取16个暂存器,因此
须要切成两个Bank
note2:FSQRT(square root)
FMAC只提供32bits mode
--
すぐ らくに して 野郎!
游びは终わりだ 泣け 叫べ そして 死ね!
www.nease.net/~csn
[email protected]
※ 来源:．广州网易 BBS bbs.nease.net．[FROM: bluesky]
|
|